PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-167517

(43) Date of publication of application: 22.06.1999

(51)Int.CI.

G06F 12/00

(21)Application number : 09-334239

(71)Applicant: YAMAHA CORP

(22)Date of filing:

04.12.1997


(72)Inventor: FUJITA YOSHIO

(54) SIGNAL PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To allow a CPU and a DSP to share a memory without causing the processing speed of the CPU to decrease.

SOLUTION: The CPU 9 is allowed to access a RAM 13 through a buffer 121 and an address from the CPU 9 and an address from the DSP 11 are supplied to a selector 122. The selector 122 is controlled with the control signal CS2 generated by the CPU 9. Consequently, when the CPU 9 accesses the RAM 13, the DSP 11 is given priority. The DSP 11, on the other and, detects the CPU 9 not accessing the RAM 13 from the control signal CS2 and accesses the RAM 13 by making use of free time slots. In this case, the DSP 11 accesses the RAM 13 through an FIFO provided inside. Consequently, the data write/read timing of the DSP 11 is adjusted.



LEGAL STATUS

[Date of request for examination]

02.04.2004

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or. application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

2/2 ページ .

Searching PAJ

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-167517

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl.⁶

識別記号

G06F 12/00

570

FΙ

G06F 12/00

570B

審査請求 未請求 請求項の数3 OL (全 13 頁)

(21)出願番号

特願平9-334239

(22)出願日

平成9年(1997)12月4日

(71)出願人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72) 発明者 藤田 佳生

静岡県浜松市中沢町10番1号 ヤマハ株式

会社内


(74)代理人 弁理士 川▲崎▼ 研二 (外1名)

(54) 【発明の名称】 信号処理装置

(57)【要約】

【課題】 CPUの処理速度を低下することなく、CP UとDSPでメモリを共有する。

【解決手段】 CPU9はバッファ121を介してRA M13にアクセスできるようなっており、CPU9から のアドレスとDSP11からのアドレスがセレクタ12 2に供給される。セレクタ122はCPU9によって生 成される制御信号CS2によって制御される。これによ り、CPU9がRAM13にアクセスする際に、DSP 11に優先される。一方、DSP11は、CPU9がR AM13にアクセスしていないことを制御信号CS2に よって検知し、空きタイムスロットを利用してRAM1 3にアクセスする。この場合、DSP11は内部に設け られたFIFOを介してRAMI3にアクセスする。こ れにより、DSP11のデータ書込読出タイミングが調 整される。



【特許請求の範囲】

【請求項1】 装置全体の制御を行う制御プロセッサ と、予め定められた演算処理を実行する信号処理プロセ ッサと、前記制御ブロセッサと前記信号処理ブロセッサ とでアクセス可能な共有メモリとを有する信号処理装置 において、

前記制御プロセッサから前記共有メモリへのアクセス を、前記信号処理ブロセッサからの前記共有メモリへの アクセスに優先させるように制御するアクセス制御部を 備え、

前記信号処理プロセッサは、

処理動作を規定するブログラムを格納するブログラムメ

前記プログラムメモリから前記プログラムを読み出す読 出部と、

前記プログラムに従って入力データに演算処理を施して 出力データを生成するとともに、前記プログラムで指定 されるタイミングにおいて前記出力データの生成過程で 生ずる中間データを入出力する演算部と、

前記演算部からの前記中間データを前記共有メモリに出 20 力する際に当該中間データをバッファリングするととも に、前記共有メモリからの前記中間データを前記演算部 に出力する際に当該中間データをバッファリングするバ

前記制御プロセッサが前記共有メモリにアクセスしてい ない期間を検知し、当該期間において前記バッファ部か らの前記中間データを前記共有メモリに人出力するよう に前記パッファ部を制御するとともに、前記プログラム で指定されるタイミングにおいて前記バッファ部からの ッファ部を制御する制御部とを有し、

前記演算部と前記バッファ部との間の前記中間データの 入出力は、前記プログラムで指定されるタイミングで行 うことを特徴とする信号処理装置。

【請求項2】 前記制御部は、前記中間データを前記共 有メモリに書き込むための書込アドレスと、前記共有メ モリから前記中間データを読み出すための読出アドレス とを発生し、前記制御プロセッサが前記共有メモリにア クセスしていない期間において、前記書込アドレスまた より、前記バッファ部から前記中間データを前記共有メ モリに入出力することを特徴とする請求項1に記載の信 号処理装置。

【請求項3】 記入力データと前記出力データはサンブ ルクロックに同期して前記演算部から入出力され、

前記演算部は、前記サンブルクロック周波数の整数倍の 周波数であるシステムクロックに基ついて、1サンフル クロック周期毎に複数の演算処理を実行し、

前記制御部は、1サンフルクロック期間内に必要とされ る前記共有メモリへのアクセス回数が満たされないこと 50 を事前に検知し、前記制御プロセッサに対して前記共有 メモリへのアクセスを停止するよう指令することを特徴 とする請求項1または2に記載の信号処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CPUとDSPで RAMを兼用するのに好適な信号処理装置に関する。 [0002]

【従来の技術】電子楽器では、波形発生器から出力され る波形信号にデジタル処理を施して、所望の出力波形信 号を得て、これをサウンドシステムに供給して発音を行 うことが行われる。この場合、電子楽器の各構成部分を 制御するCPU(中央演算処理装置)とは別に、波形信 号にデジタル処理を施すDSP(デジタル シグナル ブ ロセッサ)を用いて、リアルタイムに波形処理が施され ることが多い。

[0003]

【発明が解決しようとする課題】ところで、CPUは、 その作業領域としてのRAMと接続され、必要に応じて RAMにアクセスし、データの読出書込を行う。一方、 DSPは、波形処理の演算アルゴリズムで必要とされる データ遅延のため、演算途中のデータをRAMに一旦書 き込んで、これを読み出して遅延されたデータを得るこ とがある。この場合、CPUとDSPに個別にRAMを 設けると、2つのRAMが必要となるので、回路が大規 模となり、さらに配線も複雑になるという欠点がある。 【0004】そこで、この点を解消するため、2つのブ ロセッサでRAMを兼用する技術が開発されている。こ の技術は、RAMへのアクセスに関するタイムスロット 前記中間データを前記演算部に入出力するように前記バ 30 を時分割で行うものであって、予めタイムスロットをC PUとDSPに交互に割り振っておくものである。ま た、固定のタイムスロットで時分割を行う代わりに、D SPとCPUのRAMアクセスが重なったときにCPU にWAITをかけ、DSPによるRAMアクセスを優先 させて行い、CPUはDSPによるアクセスが行われて いない期間を利用してRAMアクセスを行うようにする 方法も提案されている。しかしながら、CPUに連続し てRAMをアクセスする必要が生じても、DSPに割り 振られたタイムスロットでは、CPUはRAMにアクセ は前記読出アドレスを前記共有メモリに出力することに 40 スすることができないので、それだけCPUは待たされ ることになる。この結果、CPUのRAMに対するアク セス速度が低下し、これに伴ってCPUの動作速度が低 下する。したがって、CPUは本来の性能を十分発揮す ることができないといった問題があった。また、CPU によるRAMアクセスをDSPに優先させることも考え られるが、DSPはシステムクロックに同期してマイク ロプログラムを実行することにより動作しており、CP UのようにWAITをかけることができないので、従来 のDSPでそれを実現することは不可能であった。

【0005】本発明は、上述した事情に鑑みてなされた

ものであり、動作速度を低下させることなく、2つのプ ロセッサで1つのメモリを共有することを目的とする。 [0006]

【課題を解決するための手段】上記課題を解決するた め、請求項1に記載の発明にあっては、装置全体の制御 を行う制御プロセッサと、予め定められた演算処理を実 行する信号処理プロセッサと、前記制御プロセッサと前 記信号処理プロセッサとでアクセス可能な共有メモリと を有する信号処理装置において、前記制御プロセッサか ら前記共有メモリへのアクセスを、前記信号処理プロセ 10 ッサからの前記共有メモリへのアクセスに優先させるよ うに制御するアクセス制御部を備え、前記信号処理プロ セッサは、処理動作を規定するプログラムを格納するブ ログラムメモリと、前記プログラムメモリから前記プロ グラムを読み出す読出部と、前記プログラムに従って入 力データに演算処理を施して出力データを生成するとと もに、前記プログラムで指定されるタイミングにおいて 前記出力データの生成過程で生ずる中間データを入出力 する演算部と、前記演算部からの前記中間データを前記 共有メモリに出力する際に当該中間データをバッファリ ングするとともに、前記共有メモリからの前記中間デー タを前記演算部に出力する際に当該中間データをバッフ **ァリングするバッファ部と、前記制御プロセッサが前記** 共有メモリにアクセスしていない期間を検知し、当該期 間において前記バッファ部からの前記中間データを前記 共有メモリに入出力するように前記バッファ部を制御す るとともに、前記プログラムで指定されるタイミングに おいて前記バッファ部からの前記中間データを前記演算 部に入出力するように前記バッファ部を制御する制御部 とを有し、前記演算部と前記バッファ部との間の前記中 30 間データの入出力は、前記プログラムで指定されるタイ ミングで行うことを特徴とする。

【0007】また、請求項2に記載の発明にあっては、 前記制御部は、前記中間データを前記共有メモリに書き 込むための書込アドレスと、前記共有メモリから前記中 間データを読み出すための読出アドレスとを発生し、前 記制御プロセッサが前記共有メモリにアクセスしていな い期間において、前記書込アドレスまたは前記読出アド レスを前記共有メモリに出力することにより、前記バッ ることを特徴とする。

【0008】また、請求項3に記載の発明にあっては、 前記入力データと前記出力データはサンプルクロックに 同期して前記演算部から入出力され、前記演算部は、前 記サンプルクロック周波数の整数倍の周波数であるシス テムクロックに基づいて、1サンプルクロック周期毎に 複数の演算処理を実行し、前記制御部は、1サンプルク ロック期間内に必要とされる前記共有メモリへのアクセ ス回数が満たされないことを事前に検知し、前記制御ブ ロセッサに対して前記共有メモリへのアクセスを停止す 50

るよう指令することを特徴とする。

[0009]

【発明の実施の形態】A. 実施形態の構成 本実施形態においては、本発明に係わる信号処理装置の 一例として、電子楽器を取りあげ説明する。

1. 実施形態の全体構成

図1は、本発明の一実施形態である電子楽器の全体構成 を示すプロック図である。図において、1はMIDIイ ンターフェースであって、MIDIデータの入出力を行 う。2はネットワークインターフェースであって、通信 回線を介して発音データや制御信号の送受信を行う。3 は表示器であって、音量やMIDIデータによって指定 される音色等がそこに表示される。4は設定操作子であ って、演奏者がこれを操作すると、音色や音量あるいは 各種のエフェクトが指定できるようになっている。5は ハードディスクであって、MIDIデータ等が格納され る。6は、リムーバブルディスクであって、フロッピー ディスク等の可搬型の記録媒体が該当する。このリムー バブルディスクには、MIDIデータ等が図示せぬ読出 20 書込装置を介して書き込まれ、また、読み出される。7 はタイマであって、時間の計測を行う。8はROMであ って、そこには装置全体を制御する制御ブログラム等が 格納されている。

【0010】次に、9はCPUであって、CPUバス1 6を介して装置の各部分と接続され、制御プログラムに 従って装置全体を制御する。また、CPU9は、MID 1 インターフェース 1 からの演奏入力に応じて、波形発 生器10やDSP11で生成する楽音の制御を行う。例 えば、ノートオンが入力した場合、このノートオンに対 し、波形発生器10の発音チャンネルを割当て、割り当 てたチャンネルにおいて当該ノートオンに対応した楽音 の発生を指示する。

【0011】次に、波形発生器10は、複数の発音チャ ンネルを有しており、それぞれ時分割動作を行う低周波 発振器OSC、ディジタルフィルタDCF、エンベロー ブ発生器EG、およびチャンネル累積器ACC等で構成 される。各発音チャンネルは、各々独立しており、複数 の楽音データを発生できるようになっている。発生され た楽音データは混合され、波形データとして出力され ファ部から前記中間データを前記共有メモリに入出力す 40 る。ここで波形データのサンブル周波数は、44. IK Hzであり、波形発生器10には、その周波数が44. 1 K H z のサンブルクロックF s が供給される。また、 CPU9は、サンブルクロックFsに同期したシステム クロックゆで動作しており、その周波数は5.6448 MHz (= 128 * Fs) に設定されている。 したがっ て、CPU9は波形データの1サンブル期間に128ス テップの処理を行うことができる。なお、システムクロ ックφは図示せぬ水晶発振回路によって生成され、これ。
 を128分周してサンブルクロックFsが生成される。

【0012】また、DSP11は、波形発生器10から

の波形データに加減乗除等の演算処理を施す。これによ り、リバーブ、ディストーションまたはコーラスといっ たエフェクト効果を得ることができる。ここで、DSP $oxed{1}$ $oxed{1}$ $oxed{1}$ はシステムクロック $oldsymbol{\phi}$ によって動作する。上述した ようにシステムクロックφはサンプルクロックF s に同 期しており、 $\phi=128$ Γ s の関係があるから、D S P11は、波形データに同期して1サンプル当たり128 ステップの演算処理を行うことが可能である。そして、 DSP11で波形処理を施された波形データはDAコン バータ(DAC)14によってアナログ信号に変換さ れ、これがサウンドシステム15に供給されると、発音 されるようになっている。なお、本実施例では、簡単化 のために(マイクロブログラムのステップ数)=(1サ ンプリング周期内の遅延メモリアクセス数)として説明 を行うが、必ずしもそうである必要はない。DSPの遅 延メモリに対するアクセス頻度を、マイクロブログラム の3ステップに1回とか、4ステップに1回にしても良

【0013】次に、12は接続制御部であって、CPU バス16およびDSPI1とRAM13に接続される。 この接続制御部12は、CPU9からRAM13へのア クセスをDSP11からRAM13へのアクセスに優先 させるように制御する。また、RAM13はCPU9の 作業領域として使用されるとともに、DSPIIからの データを遅延させる遅延メモリとして動作する。

【0014】2. 主要部の構成

図2は、本実施形態に係わる電子楽器の主要部の構成を 示すプロック図である。図において、CPUバス16 は、コントロールバスb1、読出書込バスb2、アドレ して、CPU9は、読出動作または書込動作を指示する 判定信号RWを読出書込バスb2に出力し、アドレス信 号ADをアトレスバスb3に出力し、読出動作ではデー タバス b 4 上のデータ Dを取り込むと共に、書込動作で は書き込もうとするデータDをデータバスb4に出力す る。判定信号R Wはハイレベルで読出を指示し、ローレ ベルで書込を指示する。また、アドレス信号ADは、R AMI3, ROM8, DSPII, MIDIインターフ エース 1 といったアクセス先の別と、該アクセス先の内 部における個別のアドレス指定を行う。

【0015】また、アドレスデコーダ16はアドレス信 号A Dをデコードして、アクセス先を指示する制御信号 $CS1 \sim CS3$ を生成する。各制御信号 $CS1 \sim CS3$ はハイレベルでアクティブを指示する。例えば、CPU 9がRAM13にアクセスする場合には、制御信号CS 2をハイレベルにして、その他の構成部分に送出する制 御信号CS1. CS2をローレベルにする。これによっ て、アトレスパスb3上のアトレス信号ADかRAMI 3に対するアドレスであることが判る。また、図1のM IDIインターフェース1等、その他のブロックについ 50 め、CPU9はDSP11に優先してRAMI3を使用

ても同様であり、各ブロックにはそれぞれアドレスデコ ーダが備えられており、それぞれ対応するアドレスによ りアクセスされる。

【0016】次に、DSP11は、CPU9の制御の 下、波形データの演算処理を行う。演算処理は、マイク ロブログラムと制御データに基づいて行われる。 DSP 11には、CPU9からCPUバス16を介して、マイ クロプログラムと制御データが転送される。また、DS P11はRAM13のデータ入出力端子と接続されてお 10 り、RAM13に演算途中のデータDを一旦書き込み、 所定時間が経過した後これを読み出すようになってい る。これにより、DSP11はRAM13を遅延メモリ として使用する。なお、DSP11の詳細な構成につい ては後述する。

【0017】次に、接続制御部12はバッファ121と セレクタ122によって構成される。バッファ121 は、スリーステート形式で構成されており、端子dir のレベルと端子ENのレベルに基づいて、端子Aから端 子BにデータDを伝送するモード、端子Bから端子Aに 20 データDを伝送するモード、あるいは端子A、Bをとも にハイインビーダンス状態するモードを各々選択できる ようになっている。

【0018】まず、端子A、Bをともにハイインビーダ ンス状態するか否かは、端子ENのレベルに基づいて制 御される。端子ENのレベルがハイレベルであれば、デ ータ伝送が行われ、一方、端子ENのレベルがローレベ ルであれば、端子A、Bをともにハイインビーダンス状 態となる。このため、端子ENのレベルがローレベル期 間中は、データ伝送が行われない。この端子ENには、 スバス b 3、およびデータバス b 4 から構成される。そ 30 図に示すように制御信号C S 2 が供給されるので、C PU9がRAM13にアクセスする期間にデータ伝送が行 われ、他の期間ではRAMI3とデータバスb4との間 が非接続状態となる。なお、DSPIIからRAM13 へのアクセスは、当該他の期間を利用して行われる。 【0019】また、セレクタ122は2つの信号のうち いずれか一方を選択して出力する選択回路を2系統備え たものである。その端子Sがハイレベルの場合、セレク タ122は入力端子B1、B2に供給される信号を出力 端子Y1、Y2に出力する。ここで、端子Sには、CP 40 U9がRAM13にアクセスする場合にのみハイレベル となる制御信号CS2が供給されるから、CPU9がR AM13にアクセスしようとすると、CPU9からの判 定信号RWが入力端子B1、出力端子Y1を介してRA M13に出力されるとともに、CPU9からのアドレス 信号ADが入力端子B2、出力端子Y2を介してRAM 13に供給される。この場合には、上述したようにバッ ファ121は、テータ伝送を行う。したがって、CPU 9は、必要とされる時に制御信号CS2をハイレベルに してRAM13にアクセスすることができる。このた

することができる。一方、端子Sがローレベルの場合、セレクタ122は入力端子A1、A2に供給される信号を出力端子Y1、Y2に出力すると共にバッファ121が非接続状態となり、DSP11はRAM13に対するアクセスが可能になる。

【0020】3. DSPの構成

次に、DSPの詳細な構成を説明する。図3はDSPの詳細な構成を示すプロック図である。図に示すように、DSP11は、CPUバス16と接続されるCPUインターフェース112を備えており、これによって、CPU9から送信されるマイクロプログラムや、制御データ等の受信が行われる。マイクロプログラムは、波形演算部115で行う各種の演算処理やRAM13との間で行うデータの読出書込処理を指示する。また、制御データは、波形演算部115で行う演算処理の定数やRAM13への書込読出の基準となる基準書込アドレスWAr、基準読出アドレスRArを指定する。なお、実際にRAM13へアクセスする際に用いる読出アドレスRAと書込アドレスWAr、基準読出アドレスWAr、基準読出アドレスWAr、基準読出アドレスWAr、基準読出アドレスWAr、基準読出アドレスWAr、基準読出アドレスRArに基づいて後述するアドレス発生器118で生成される。

【0021】受信したマイクロプログラムはマイクロプログラムメモリ113に格納され、一方、受信した制御データは制御レジスタ111に格納される。制御レジスタ111は、128個のレジスタから構成されており、各レジスタに制御データが各々格納される。そして、システムクロックφに同期して各レジスタから制御データが順次読み出されるようになっている。

【0022】次に、読出回路114は、7ビットのリングカウンタ等で構成される。このリングカウンタでシス 30 テムクロックゆをカウントすると、そのカウント値がアドレスとして出力される。この場合、アドレスは0~127を巡回する。このアドレスがマイクロプログラムメモリ113に供給されると、マイクロプログラムが1ステップ毎順次読み出される。

【0023】ここで、マイクロプログラムの一例を図4に示す。図に示すようにマイクロプログラムは128ステップで構成されており、システムクロックに同期した各ステップ毎の各構成部分の動作を規定している。サンプルクロックをの周波数は、上述したようにサンブルクロックをの128倍に設定されているから、第0ステップ~第127ステップのプログラムは1サンブルクロックを127ステップのプログラムは1サンブルクロックを127ステップの読み出される。また、読出回路114で生成されるアドレスは0~127を巡回するから、第127ステップの読出が終了すると、その次には第0ステップに戻ってマイクロブログラムが読み出される。この図において第9ステップに示す1Nは、波形入力部116でラッチされた波形データを波形演算部115に取り込むことを指示しており、一方、第124ステップに示す0UTは、波形演算部115から波形データを出力する50

ことを指示している。すなわち、この例によれば、波形 演算部115には1サンブルクロックFS毎に、波形デ ータの入出力を行う指示がなされる。なお、DSP11 は、上述したINおよびOUTのタイミングで波形デー **タの入出力を行いながらRAM13のアクセスを行うこ** とも可能である。また、音源10が複数系統の出力を有 している場合には複数ステップで複数の波形データの人 力を行い、DACおよびサウンドシステムがステレオの 場合には2ステップで2つの波形データの出力を行う。 【0024】また、第6、第12、第127ステップの W1、W2、W17は書込命令であって、このタイミン グでデータDを書き込むことを指示する。読出回路11 4は書込命令を判別して、書込期間でハイレベルとな り、他の期間でローレベルとなる書込信号Wを生成して いる。また、第1~第3、第7、第122ステップのR 1~R4、R39は、読出命令であって、このタイミン グでデータDを読み出すことを指示する。読出回路11 4は読出命令を判別して読出期間でハイレベルとなり、 他の期間でローレベルとなる読出信号Rを生成してい 20

【0025】また、読出命令に同期して基準読出アドレスRArが制御レジスタ111から読み出され、また、 書込命令に同期して基準書込アドレスWArが制御レジスタ111から読み出される。逆にいえば、マイクロプログラムの進行に応じて必要な制御データが読み出せるように、制御レジスタ111には各制御データが格納されている。

【0026】次に、波形演算部115では、読出回路1 14から出力される命令に基づいて、各種の演算処理が 実行され、これによって、リバーブやディストーション といったエフェクト効果を得ることができる。ところ で、リバーブは音を響かせるものあって、例えば、過去 の波形レベルに係数を乗算したものを現在のレベルと加 算することによって得られる。この場合には、遅延した 波形データに係数を乗算し、これと現在の波形データを 加算することが行われる。このように、波形演算部11 5で行われる演算処理には、過去の波形データが必要と される場合がある。ここで、遅延時間が短時間であれば 波形演算部115の内部レジスタが使用されるが、遅延 時間が長時間の場合にはRAMI3が使用される。な お、波形演算部115から出力されるMDは変調データ であって、これによって、波形データに周波数変調ない し位相変調を施すことができる。

【0027】次に、アドレス発生器118について説明する。図5はアドレス発生器の回路図である。なお、この例では、RAM13の全記憶領域のうちスタートアドレスADsで始まる256k(18bit)ワードの記憶領域をDSP11に割り当ている。図において、カウンタ20は18ビットのリングカウンタである。そのクロック入力端子にはサンブルクロックFsが供給され、この

カウンタ20によって、サンプルクロックFsが0から 256 k-1までカウントされる。ここで、カウント値 が256k-1の状態において、次のサンブルクロック Fsが入力すると、カウント値がOに戻る。したがっ て、カウント値は0から256k-1までの値を巡回す 3.

【0028】次に、加算器21は、カウンタ20のカウ ント値と基準書込アドレスWArまたは基準読込アドレ スWArと、変調データMDの加算を行う。この加算器 21は18ビットのフルアダーで構成される。ところ で、上述したようにカウンタ20のカウント値は18ビ ット、基準書込アドレスRArは7ビットである。ま た、変調データMDは例えば8ビットである。したがっ て、加算器21の加算結果は18ビットを越えることが あるが、19ビット以上は用意されていないので、上位 ビットがマスクされることになる。

【0029】次に、加算器22は加算器21の出力とス タートアドレスADrと加算して、実際にRAM13に アクセスするための書込アドレスWA、読出アドレスR タ入力端子に出力する。

【0030】例えば、1サンブルクロックFs当たり3 回のデータ書込読出を行うものとし、これらのデータ書 込に用いる基準書込アドレスWArを、WArl,WA r 2、WAr3、データ読出に用いる基準読出アドレス RArを、RArl、RAr2、RAr3とする。い ま、カウンタ20のカウント値が0で、また、変調デー タMDを無視するものとする。この状態において加算器 22から出力される書込アドレスWAは、WA1=WAr + A + A + D + s, WA = WA + r + 2 + A + D + s, WA = WAr3+ADsとなる。ここで、カウンタ20にサンブ ルクロックFSが100個入力したとすると、書込アド VXWA(t, WA1 = WAr1 + ADs + 100, WA2 = WA + 2 + AD + B + BOO, WA3 = WA+BADs+100となり、各書込アドレスWA1~WA3で 指定される記憶領域にデータDI~D3が書き込まれ

【0031】ここで、基準読出アドレスRAが、RAr 1 = WA + 1 - 10, RA + 2 = WA + 2 - 20, RAr 3 - WA r 3 - 3 0 であって、カウンタ20にサンブ ルクロックFsが100個入力した時点でデータDを読 み出すものとすれば、その際の読出アドレスRAは、R A 1 = WA r 1 + ADs + 90, RA2 = WA r 2 + ADs + 80. RA3 - RAr3 + ADs + 70となる。 このため、90番目サンブル、80番目サンフル、70 番目サンブルに各々対応したデータDが読み出される。 これによって、RAM13を遅延メモリとして使用し、 過去の演算結果を利用して現在の演算を実行することが できる。

2=80k、WAr3=120kに設定すれば、それぞ れサンブルクロックFsが80k、40k、136k個 入力されて始めてRAM13上の書込位置が重複する。 したがって、RAェイ~3の設定に応じて、それぞれ最 大80k、40k、136kサンプル前の波形データを 取り出して演算を行うことができる。

【0033】ところで、上述したようにRAM13への アクセスは、CPU9からのものが、DSP11に優先 する。したがって、DSP11のRAM13へのアクセ 10 スは、CPU9がアクセスしていないタイムスロットで 実行する必要がある。しかし、CPU9のアクセスは、 処理の必要に応じてランダムに発生するため、1サンブ ルクロックFs内の空きスロットのタイミングは、その 都度変動する。一方、DSPIIは、マイクロブログラ ムに従って必要なデータの書込読出を行う必要がある。 このため、DSP11のアクセスタイミングがCPU9 のアクセスタイミングと一致してしまうことがある。そ こで、本実施形態にあっては、DSP11がCPU9に よるアクセスが行われていない空きスロットでRAM1 Aを生成してこれを図3に示すFIFOAI21のデー 20 3にアクセスできるように、FIFO(ファーストイン ・ファーストアウトメモリ)を使用して、タイミングを 調整している。

【0034】図3に示すF1F0A121、F1F0B 122、およびFIFOC123は、入力順にデータを 出力するファーストイン、ファーストアウトメモリであ って、シフトレジスタによって構成される。FIFOA ○Cは、ハイレベルでアクティブとなる入力イネーブル 端子INと出力イネーブル端子OUTを備え、システム クロック**の**に同期して動作する。F1FOA121はア ドレスデータと書込または読出の種別を指定する判定信 号用のメモリ、FIFOB122は出力データ用のメモ リ、また、FIFOC123は入力データ用のメモリで ある。

【0035】まず、FIFOA121の周辺回路を説明 する。読出回路114からマイクロプログラムが読み出 され、書込信号Wと読出信号Rが生成されると、これが 判定信号生成部119に供給され、そこで判定信号RW が生成される。判定信号RWは、書込信号Wが生成され たときはローレベルとなり、読出信号Rが生成されたと きにはハイレベルとなる。また、論理和回路120は書 込信号Wと読出信号Rの論理和を算出し、アクセス信号 を生成する。書込信号Wと読出信号Rは、上述したよう に書込期間と読出期間で各々ハイレベルとなるから、ア クセス信号がハイレベルの期間は、波形演算部115が データ Γ の書込または読出を要求する期間である。 Γ FOA121の入力イネーブル端子INには、図に示す ようにアクセス信号が供給される。したがって、FIF ○AI21には、判定信号RWと、書込アドレスWAお よび読出アトレスRAかマイクロブログラムに従って順 $[0\ 0\ 3\ 2]$ この場合、例えば、 \mathbb{W} A r 1=0 、 \mathbb{W} A r 50 、次記憶されていく。また、書込信号 \mathbb{W} がハイレベルにな

るとき、マイクロプログラムに従って波形演算部115 からRAM13に書き込もうとするデータDが出力され てFIFOB122に記憶される。一方、読出信号Rが ハイレベルのときは、2サンプリング周期前の同タイム スロットで指定された読出アドレスに応じてRAM13 から読み出されたデータDがFIFOC123から出力 されるので、波形演算部115はそのデータDをマイク ロプログラムに従って内部に取り込み演算に使用する。 該データDをRAM13からF1FOC123に取り込 む部分については、図6ないし図7に関連して後で説明 10 する。

【0036】次に、送り信号発生回路124は、CPU 9からの制御信号CS2に基づいて、FIFOA121 およびFIFOB122のデータ出力と、FIFOC1 23のデータ人力を各々制御するアクセス制御信号AC I~AC3を各々生成する。具体的には、制御信号CS 2がローレベルの期間(CPU9がRAM13にアクセ スしない期間)を特定し、この期間においてRAM13 にアクセスできるようにしている。

【0037】まず、制御信号CS2がローレベルになる と、送り信号発生回路124はアクセス制御信号AC1 をハイレベルにする。そして、アクセス制御信号AC1 がFIFOA121の出力イネーブル端子OUTに供給 されると、FIFOAI2Iから判定信号RWと書込ア ドレスWAまたは読出アドレスRAが出力される。判定 信号RWは接続制御部12を介してRAM13に供給さ れるとともに、送り信号発生回路124にフィードバッ クされる。この後、送り信号発生回路 124は、判定信 号RWに基ついてアクセス制御信号AC2, AC3を生 合にはアクセス制御信号AC2をハイレベルに、一方、 判定信号RWが書込を指示する場合にはアクセス制御信 号AC3をハイレベルにする。

【0038】これにより、データDをRAM13に書き 込む際(ACIがハイレベルかつRWがローレベルのと き)には、FIFOA121から書込アドレスWAと判 定信号RWが出力されるとともに、FIFOB122か らデータDが出力される。そして、該データDはRAM 13の該書込アドレスWAで指定される記憶位置に書き (AClがハイレベルかつRWがハイレベルのとき) に はFIFOA121から読出アドレスRAと判定信号R Wが読み出されるとともに、該読出アドレスRAと該判 定信号RWをRAMI3に供給し、該読出アドレスRA の指定する記憶位置よりデータDを読み出して、FIF OC123に読み出されたデータDが取り込まれる。

【0039】この例にあっては、FIFOA121の段 数は、1サンプリング周期内でDSP11のRAM13 に対する最大アクセス回数である128あれば充分であ 少なくても良い(例えば、総数96に制限して96段と する)。同様にFIFO122の段数は1サンプリング 周期内に実行する書込命令の最大数(128)、FIF OC123の段数は同読出命令の最大数(128)あれ ば良いが、それより少ない数に制限しても良い(例え ば、書込48、読出80に制限し、48段、80段とす る)。

【0040】ところで、CPU9は、DSP11に優先 してRAM13にアクセスできるため、1サンプルクロ ックFsを構成する各タイムスロットの殆どをCPU9 が占有することも考えられる。しかし、DSP11が正 常に動作するには、一定のアクセス回数が確保されるこ とが必要である。例えば、マイクロプログラムが図4に 示すように、39回の読出命令R1~R39と17回の 書込命令₩1~₩17とで構成されるとすれば、1サン プルクロックFs期間内にDSP11は、RAM13に 56回アクセスする必要がある。この場合、128のタ イムスロットのうち73以上をCPU9が占有すると、 DSP11は、演算処理を実行することができない。そ こで、本実施形態にあっては、送り信号発生回路 124 でリクエスト信号reqを生成するようにしている。こ のリクエスト信号regはCPU9にウエイトをかける ものであって、リクエスト信号regがCPU9に供給 されると、CPU9は、RAMI3へのアクセスを中止 する。したがって、リクエスト信号regをCPU9に 供給すると、次のシステムクロックφのタイミングで制 御信号CS2がローレベルとなって、この間に、DSP 11はRAM13にアクセス可能となる。

【0041】リクエスト信号regは、以下のようにし 成する。具体的には、判定信号RWが読出を指示する場 30 て生成される。まず、各サンブル期間毎に残りのタイム スロット数が算出される。この算出処理は、送り信号発 生回路124の内部に設けられた第1のダウンカウンタ (図示せず)によって行われる。第1のダウンカウンタ にはサンブル周期の開始で総ステップ数(128)がロ ードされるようになっており、そのクロック入力端子に は、システムクロックゆが供給される。したがって、第 1のダウンカウンタのカウント値は、各サンプル期間毎 における残りのタイムスロット数を示す。

【0042】次に、各サンプル期間毎に、DSP11か 込まれる。一方、データDをRAMI3から読み出す際 40 らRAMI3ヘアクセスしなければならない残りのアク セス回数が算出される。この算出処理は、送り信号発生 回路124の内部に設けられた第2のダウンカウンタ (図示せす)によって行われる。制御レジスタ111か ら」サンブルクロックFs内でRAMI3にアクセスす ることが必要とされるアクセス回数が供給されると、こ の数値がサンブル周期の開始タイミングで第2のダウン カウンタにロードされる。そして、アクセス制御信号A ClでシステムクロックΦにゲートをかけ、ゲート回路 の出力信号を第2のダウンカウンタのクロックとして用 るが、書込命令と読出命令の総数を制限すればよれより。50 いる。これにより、第2のダウンカウンタのカウント値 は、DSP11からRAM13へアクセスしなければな らない残りのアクセス回数を示す。

【0043】そして、第1のダウンタウンのカウント値 と第2のダウンカウンタのカウント値とを比較器(図示 せず)で比較して、両者が一致すると、リクエスト信号 reqを生成し、CPU9に対してウエイトをかけるよ うにしている。

【0044】B. 実施形態の動作

次に、図面を参照しつつ、本実施形態の動作を説明す る。図6は、本実施形態に係わる電子楽器の動作の一例 10 6 (c)参照)によりFIFOA121に記憶された読 を示すタイミングチャートである。図6(a)は波形デ ータのサンブル周期を示す図であり、この例では、n-1番目サンプル、n番目サンプル、n+1番目サンプル を示している。また、図6(h)は、CPU9のRAM 13にアクセスするタイムスロットを示したものであ り、「A」がRAMI3にアクセスするスロットを、 「他」がRAM13にアクセスしないスロットを示して いる。n-1番目サンブルにおいては、第2スロット、 第4スロット、および第7スロットがRAM13にアク セスするタイムスロットである。

【0045】また、図6(c)の各サンブルの「A1~ A5」は、図4のマイクロプログラムに応じて図3の波 形演算部115で発生する遅延メモリ(RAM13)に 対するアクセス要求の発生タイムスロットを示すもので ある。ここでは、第1~第3、第7スロットにおいてデ ータDを読み出し、第6スロットにおいてデータDを書 き込む要求をそれぞれ発生している。従来のDSPでは アクセス要求が発生したタイミングで遅延メモリのアク セスを行うので、これはそのまま「従来のRAMアクセ ス」のタイミングを示す図でもある。従来のDSPは、 マイクロプログラムに従ってRAM13にアクセスす る。このため、マイクロブログラムで指定される一定の タイムスロットでRAMI3にアクセスする必要が生じ る。この例においては、各サンプルの第1~第3、第 6、第7タイムスロットにおいてRAM13にアクセス する必要がある。一方、CPU9のRAMI3へのアク セスはランダムに生じる。したがって、CPUとDSP が同時にRAM13にアクセスする必要が生じるが、従 来の構成では、DSPからのアクセスが優先され、CP Uからのアクセスが制限される。例えば、第n-1番目 40 れにより、波形演算部115へのデータ供給をマイクロ サンプルにおいて、第2スロットと第5スロットでは、 CPUとDSPが同時にRAMI3にアクセスする必要 が生じるので、これらのタイムスロットでは、CPUの アクセスが制限され、CPUはDSPのアクセスが行わ れない空き時間を使用してRAM13をアクセスする。 【0046】次に、図6(d)は、本実施形態に係わる DSP11がRAM13をアクセスする様子を示したも のであり、各サンブルの「AI~A5」がRAMI3へ のアクセスを示すタイムスロットである。本実施形態で

セスが優先されるので、DSP11は図6(b)に 「他」と示したタイムスロットでRAM13にアクセス する。このため、図5 (d) に示すように、DSP11 は、例えば、第1番目のサンブルにおいて第0、第1、 第4, 第5, 第7タイムスロットでRAM13にアクセ スして、データDの入出力を行う。

14

【0047】この場合、第n番目のサンブルにおいて行 われるDSP11からRAM13へのアクセスは、第n - 1 番目のサンブルにおいて発生したアクセス要求(図 出アドレスRA、書込アドレスWA、判定信号RWとF IFOBI22に記憶されたデータDに基づいて行われ る。例えば、図6(c)の第n-1サンプルの「A4」 では書込要求が発生し「A」~A3」および「A5」で は読出要求が発生しているので、それに対応して、図6 (d)における第n サンブルの「A4」ではDSPII からRAM13への書き込みが行われ、「A1~A3」 および「A5」ではDSP」1によるRAM13の読み 出しが行われる。第n番目のサンブルの所定のタイムス 20 ロットでDSPIIが書き込みを行う場合(そのタイミ ングでFIFOA12Ⅰから出力されるRWがローレベ ルのとき)、FIFOA121から該書込アドレスWA と該判定信号RWが出力されると共にFIFOB122 から該データDが出力され、RAMI3の該アドレスW Aで示される記憶位置に該データDが書き込まれる。-方、読み出しを行う場合(RWがハイレベルのとき)に は、FIFOA121から該読出アドレスと判定信号が 出力され、RAMI3の該アドレスRAで示される記憶 位置に記憶されたデータDが読み出され、一旦、FIF 30 OC123に格納される。そして、n + 1 番目のサンプ ルで、FIFOC123からデータDが読み出されて波 形演算部III5に供給される。図6(e)は、波形演算 部115に供給されるデータDの様子を示したものであ り、「DI~D4」がデータDの供給が行われるタイム スロットである。この例では、図6(d)におけるn番 目サンブルの「Al~A3」と「A5」のアクセスでR AMI3から読み出した4つのデータDがFIFOC1 23に格納され、n+1番目サンブルの第1, 第2. 第 3, 第7スロットで波形演算部115に供給される。こ プログラムで指定されるタイミングに調整することがで

【0048】この実施例では、マイクロプログラムに応 じてあるサンブリング周期で発生した書込要求に応じ て、その次のサンフリング周期においてRAM13の指 定された書込アドレスにデータDが書き込まれる。この 場合、書き込まれるタイミングは1サンプリング周期遅 れるが、書き込まれるアドレスは書込アドレスWAで指 定されたアトレスである。一方、あるサンフリング周期 は、上述した接続制御部12によって、CPU9のアク 50 で読出要求の発生時には、その次のサンプリング周期に

おいてRAM13の指定された読出アドレスからデータ Dが読み出され、さらにその次のサンプリング周期で読 み出されたデータが波形演算部115に供給される。こ の場合、マイクロプログラムに応じて読出要求が発生し

15

たときにFIFOC123から波形演算部115に供給 されるデータDは、2サンプリング周期前の同一タイム スロットで発生した読出アドレスRAにより読み出され たデータである。すなわち、本実施例におけるDSPI 1の遅延メモリによる遅延処理では、同じディレイ長を 設定した場合、通常のDSPで遅延メモリを使用してデ ィレイを行う場合に比べて2サンプリング周期分長いデ ィレイが得られる。従来のDSPで得られるディレイと 同じ長さにするには、CPU9が読出アドレスRAとし て、操作子4等で指定されたディレイ長より2サンプリ ング周期分短いディレイを得るための読出アドレスRA

【0049】C. まとめ

上述したように本実施形態によれば、接続制御部12に よって、CPU9のRAM13へのアクセスがDSP1 ったことがない。したがって、CPU9の処理速度が低 下することがなく、CPU9の本来性能を引き出すこと ができる。

を制御レジスタ111に設定するようにすればよい。

[0050] ** DSP11 tt, CPU9 ** RAM1 3にアクセスしていない空きスロットを利用してRAM 13にアクセスするとともに、バッファメモリとして機 能するFIFOA~Cを介してRAM13と波形演算部 115との間でデータDの入出力を行うようにしたの で、RAM13をCPU9と共有することができ、しか もマイクロブログラムに従って波形データの演算処理を 行うことができる。また、DSP11は、空きスロット を利用してRAMI3にアクセスを行っているが、マイ クロブログラムの任意のステップで発生する書込アドレ スWA、データDによる書き込み、および、マイクロブ ログラムの任意のステップで発生する読出アドレスRA による読み出しが可能であり、また、そこで読み出され たデータDは、該任意のステップに対応するその後のタ イミングで波形演算部115に供給されるため、波形演 算部115は該データDを使用しながらマイクロプログ ラムに従った処理を継続することができる。

【0051】また、DSP11は、送り信号発生回路1 24において、各サンブル期間毎に、残りのタイムスロ ット数とDSP11からRAM13へアクセスしなけれ ばならない残りの回数とを比較し、この比較結果に基づ いて、リクエスト信号アegを生成し、これにより、C PU9にウエイトをかけるようにした。このため、CP U9があるサンブル期間中のタイムスロットの大半を占 有するような場合であっても、DSP11はマイクロブ ログラムを実行するために必要なタイムスロットを確保 することができる。

【0052】D. 変形例

以上、本発明に係わる実施形態を説明したが、本発明は 上述した実施形態に限定されるものではなく、以下に述 べる各種の変形が可能である。

①上述した実施形態において、DSP11は、あるサン ブル期間でRAM13にアクセスするための読出アドレ スや書込アドレス、RAM13に書き込むデータD等 を、FIFOA、Bに一旦格納し、次のサンブル期間で FIFOA、Bに格納されたアドレス、データD等を読 10 み出し、これを用いてRAM13にアクセスして読み出 しないし書き込みを行い、読み出されたデータDをF 1 FIOCに一旦格納し、さらにその次のサンブル期間で FIFOCに書き込まれたデータDを読み出し、読み出 されたデータDを使用して演算処理を行うようになって いた。本発明はこれに限定されるものではなく、要は、 バッファメモリを使用してRAMI3へのアクセスタイ ミングとマイクロプログラムのタイミングを調整するも のでれば、どのようなものであってもよい。例えば、1 サンプル期間を0~63タイムスロット(期間X)と6 」に優先されるので、CPU9の処理が待たされるとい 20 4~127タイムスロット(期間Y)に分割して、期間 X (ないしY) でRAM13をアクセスするための読出 アドレスや書込アドレス、RAM13に書き込むデータ D等をFIFOA、Bに一旦格納し、次の期間Y(ない しX)でFIFOA、Bに格納されたアドレス、データ D等を読み出し、これを用いてRAM13にアクセスし て読み出しないし書き込みを行い、読み出されたデータ DをFIFOCに一旦格納し、さらにその次の期間X (ないしY)でFIFOCに格納されたデータDを読み 出し、読み出されたデータDを使用して演算処理を行う ようにしてもよい。

> 【0053】この点について、図7を参照しつつ説明す る。図7(a)に示すように例えば、n番目サンブル は、期間Xnと期間Ynに分割されている。図7 (b) は図6(b)と同様、CPU9のRAM13にアクセス するスロットを示すものである。図7(c)にマイクロ プログラムに応じて発生するRAM13に対するアクセ ス要求の発生タイムスロットを示す。これは、従来のD SPからRAM13へのアクセスタイミングでもある。 一方、図7 (d) はこの例におけるDSP11からRA 40 M 13へのアクセスの様子を示す図である。この場合、 DSP11はCPU9がRAM13にアクセスしていな い空きスロットを利用してRAMI3にアクセスしてい

【0054】この場合、期間Yn(ないしXn)におい ては、その直前の期間×n(ないしYn-1)中にF1 FOAl21に格納された書込アドレスや読出アドレ ス、FIFOBに格納されたデータD等を読み出して、 読み出されたアドレス、データDを用いてRAMI3に アクセスし、RAM1・3の書込アドレスで示される記憶 領域にデータDの書き込みを行ったり、読出アドレスで

指定される記憶領域からからデータDの読み出しを行 い. 読み出されたデータDをFIFOC123に格納す る。期間Yn(ないしXn)において読み出しが行われ た場合には、その次の期間 X_{n+1} (ないし Y_{n})にお いて、FIFOC123から順次取り出され、波形演算 部115に供給される。この例によれば、各FIFOに 格納するデータ量を減らすことができるので、FIFO A121, FIFOB122, およびFIFOC123 の段数を減らし、構成を簡易にすることができる。な 9がRAM13ヘアクセスする頻度とDSP11がRA M13ヘアクセスする頻度を勘案して適宜定めればよ い。この変形例では、マイクロプログラムのあるスロッ トで読出要求が発生したときにFIFOC 123 から供 給されるデータDは、1サンプリング周期前の同一タイ ムスロットで発生した読出アドレスRAにより読み出さ れたデータである。従って、先の実施例で述べたのと同 様に、この変形例では従来のDSPに比べて1サンプリ ング周期分長いディレイが得られる。従来のDSPと同 じ長さにしたければ、CPU9が操作子4等で指定され 20 のアドレスが積まれていればリクエスト信号 reqを発 たディレイ長より1サンプリング周期分短いディレイを 得るための読出アドレスを算出して制御レジスター11 に設定するようにプログラムしておけばよい。

【0055】②上述した実施形態においては、CPU9 からのアクセスが多くDSP11によるRAM13への アクセス回数が不足する場合には、送り信号信号発生回 路124で生成したリクエスト信号 reqを用いてCP U9にウエイトをかけてタイムスロットを確保したが、 本発明はこれに限定されるものではなく、直前のサンブ ル期間で読み出して使用したデータDをもう一度使用す 30 るようにしてもよい。この場合には、演算の精度が多少 劣化するが、CPU9が待たされるといったことは一切 なくなる。なお、直前のサンブル期間(ないし直前の読 出区間) に読み出したデータDをFIFOCからもう一 度読み出せるようにすることは、FIFOCに1区間分 の読出データDを記憶する記憶領域が確保されているの で容易に実現可能である。

【0056】**③**上述した実施形態において、DSP1] 自体を波形発生器10として使用することもできる。そ の場合、例えば、物理モデル音源、アナログモデル音 源、あるいはFM音源等のマイクロプログラムをDSP 11に設定すればよい。

【0057】④上述した実施形態においては、タイムス ロットの変更を行うために、FIFOAI21、FIF OB122, FIFOC123を使用したが、本発明は これに限定されるのもではなく、バッファとして機能す るメモリであればどのようなものを用いてもよい。例え ば、FIF〇の変わりにRAMや内部レジスタを用いて もよい。

【0058】⑤上述した実施形態において、リクエスト 50 115…波形演算部(演算部)、118…アドレス発生

信号 r e q の生成方法を次のように変更することもでき る。1サンブリング周期内にマイクロプログラムの指示 に応じて行われるDSP11のRAM13に対する全ア クセス回数Xを、CPU9が予め算出する。送り信号発 生回路124の内部には前述したダウンカウンタの代わ りにFIFOA121に記憶されている読出アドレスと 書込アドレスの総数をカウントするデータ数カウンタ (図示せず)と、そのカウント値と全アクセス回数Xを 比較する比較器(図示せず)を設ける。そして、該カウ お、1サンブル期間を分割する数は任意であり、CPU 10 ント値が全アクセス回数X以上になったときにリクエス ト信号reqを発生する。F1FOA121に記憶され ているアドレスの総数がアクセス回数Xに達していない 場合には、あるタイムスロットで発生するRAM13の アクセス要求に対応する 1 サンプリング周期前のスロッ トのアクセスは実行済みになっているはずである。さら に、別の方法として、RAM13から読み出されるFI FOC123に積まれているデータDの数をカウントす るデータ数カウンタ(図示せず)を設け、そのデータ数 カウンタがゼロになりかつFIFOA121に1つ以上 生するようにしてもよい。

[0059]

【発明の効果】上述したように本発明に係る発明特定事 項によれば、制御プロセッサから共有メモリへのアクセ スを信号処理プロセッサから共有メモリへのアクセスに 優先させるように制御したので、制御プロセッサが待た されるといったことがなくなる。また、制御プロセッサ と信号処理プロセッサとでメモリを共有して、構成を簡 易にすることができる。

【図面の簡単な説明】

【図1】 本発明の一実施形態である電子楽器の全体構 成を示すブロック図である。

【図2】 同実施形態に係わる電子楽器の主要部の構成 を示すブロック図である。

【図3】 同実施形態に係わるDSPの詳細な構成を示 すブロック図である。

【図4】 同実施形態に係わるマイクロプログラムの一 例を示す図である。

【図5】 同実施形態に係わるアドレス発生器の回路図 40 である。


【図6】 同実施形態に係わる電子楽器の動作を示すタ イミングチャートである。

【図7】 変形例に係わる電子楽器の動作を示すタイミ ングチャートである。


【符号の説明】

9…CPU (制御プロセッサ)、11…DSP (信号処 理ブロセッサ)、13…RAM(共有メモリ)、12… アクセス制御部、113…マイクロブログラムメモリ (フログラムメモリ)、114…読出回路(読出部)、


器 (アドレス発生部) 、122…FIFOB (バッファ * り信号発生回路 (制御部) 部)、123…FIFOC (バッファ部)、124…送*




[図2]




[図3]



【図4】



【図7】





THIS PAGE LEFT BLANK